漏極開路（OD）輸出原理、特點-KIA MOS管
信息來源：本站 日期：2022-11-08
和集電極開路一樣，顧名思義，開漏電路就是指從MOSFET的漏極輸出的電路。典型的用法是在漏極外部的電路添加上拉電阻到電源如圖所示。完整的開漏電路應由開漏器件和開漏上拉電阻組成。
這里的上拉電阻R的阻值決定了邏輯電平轉換的上升/下降沿的速度。阻值越大，速度越低，功耗越小。因此在選擇上拉電阻時要兼顧功耗和速度。標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。
很多單片機等器件的I/O就是漏極開路形式，或者可以配置成漏極開路輸出形式，如51單片機的P0口就為漏極開路輸出。在實際應用中可以將多個開漏輸出的引腳連接到一條線上，這樣就形成“線與邏輯”關系。
注意這個公共點必須接一個上拉電阻。當這些引腳的任一路變為邏輯0后，開漏線上的邏輯就為0了。在I2C等接口總線中就用此法判斷總線占用狀態。
同集電極開路一樣，利用外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經上拉電阻，再經MOSFET到GND。IC內部僅需很下的柵極驅動電流，因此漏極開路也常用于驅動電路中。
1）利用外部電路的驅動能力，減少ic內部的驅動。 或驅動比芯片電源電壓高的負載。
2）可以將多個開漏輸出的pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關系。這也是i2c，smbus等總線判斷總線占用狀態的原理。如果作為圖騰輸出必須接上拉電阻。
接容性負載時，下降沿是芯片內的晶體管，是有源驅動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。
3）可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供ttl/cmos電平輸出等。
4）開漏pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。
5）正常的cmos輸出級是上、下兩個管子，把上面的管子去掉就是open-drain了。這種輸出的主要目的有兩個：電平轉換和線與。
6）由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。
7）線與功能主要用于有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為open-drain上面的管子被拿掉，高電平是靠外接的上拉電阻實現的。（而正常的cmos輸出級，如果出現一個輸出為高另外一個為低時，等于電源短路。）
8）open-drain提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。
在一個結點（線）上， 連接一個上拉電阻到電源 vcc 或 vdd 和 n 個 npn 或 nmos 晶體管的集電極 c 或漏極 d， 這些晶體管的發射極 e 或源極 s 都接到地線上， 只要有一個晶體管飽和， 這個結點（線）就被拉到地線電平上。
因為這些晶體管的基極注入電流（npn）或柵極加上高電平（nmos）， 晶體管就會飽和， 所以這些基極或柵極對這個結點（線）的關系是或非 nor 邏輯。 如果這個結點后面加一個反相器， 就是或 or 邏輯。
注：個人理解：線與，接上拉電阻至電源。（~a）&（~b）=~（a+b），由公式較容易理解線與此概念的由來；
如果用下拉電阻和 pnp 或 pmos 管就可以構成與非 nand 邏輯， 或用負邏輯關系轉換與/或邏輯。
注：線或，接下拉電阻至地。（~a）+（~b）=~（ab）;
這些晶體管常常是一些邏輯電路的集電極開路 oc 或源極開路 od 輸出端。 這種邏輯通常稱為線與/線或邏輯， 當你看到一些芯片的 oc 或 od 輸出端連在一起， 而有一個上拉電阻時， 這就是線或/線與了， 但有時上拉電阻做在芯片的輸入端內。
順便提示如果不是 oc 或 od 芯片的輸出端是不可以連在一起的， 總線 bus 上的雙向輸出端連在一起是有管理的， 同時只能有一個作輸出， 而其他是高阻態只能輸入。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。
