CMOS器件的接口

構(gòu)成計(jì)算機(jī)、便攜式電話、光盤唱機(jī)、汽車駕駛導(dǎo)向系統(tǒng)等各種電子設(shè)備的主要進(jìn)行邏輯處理的CMOS器件(CMOS邏輯)的輸入、輸出必須要與其他器件相連接。電子設(shè)備是人操作的，其結(jié)果也必須是人的視覺(jué)、聽(tīng)覺(jué)能夠感受到的。

電子設(shè)備的輸入部分有人接觸操作的機(jī)械部分，遙控信號(hào)的接收部分，將光、溫度、壓力、磁的變化變換為電信號(hào)傳達(dá)環(huán)境變化的傳感器部分等。而電子設(shè)備的輸出，將邏輯處理的電信號(hào)通過(guò)液晶或lED顯示，或者控制電流使馬達(dá)旋轉(zhuǎn)等。另外，在輸入與輸出之間對(duì)電信號(hào)進(jìn)行處理的不僅是一個(gè)CMOS邏輯，還有大量的各種半導(dǎo)體器件。因此，為了實(shí)現(xiàn)CMOS的輸入輸出還需要能夠與各種信號(hào)電

平接口的技術(shù)。

通用的數(shù)字器件(邏輯IC)的電學(xué)特性和接口規(guī)格是由EIA(Electronic Indus-tries Assoclation，電子工業(yè)協(xié)會(huì))所屬的JEDEC(Joint Electron Device Englneer-ing Council，聯(lián)合電子器件工程委員會(huì))進(jìn)行審議、決定的全球性的標(biāo)準(zhǔn)。小論CMOS、雙極.Bi-CMOS，凡是輸入輸出2值邏輯的通用器件的電學(xué)特性和接口規(guī)格，都由JEDEC審議、決定。

另一方面，在2值邏輯接口的某些特定的應(yīng)用中，為了便于操作也會(huì)有附加的特殊功能和規(guī)格。例如LVDS、IEEE（例IEEE1394）、USP（例如USB2.0）等規(guī)格，這些個(gè)別的、特定用途的標(biāo)準(zhǔn)化丁作也在不斷進(jìn)行中。

在數(shù)字與模擬的邊界上信號(hào)過(guò)渡的場(chǎng)合，或者數(shù)字系統(tǒng)中輸出信號(hào)的器件與接受這個(gè)輸出的輸入端在信號(hào)電壓振幅產(chǎn)生差異的場(chǎng)合，都需要特別注意接口問(wèn)題。

CMOS的輸入輸出特性

在討論與其他器件連接傳輸信號(hào)的接口問(wèn)題之前，首先需要深入理解自身的輸入、輸出特性。還需認(rèn)識(shí)在信號(hào)傳輸過(guò)程中的延遲時(shí)間、噪聲特性等問(wèn)題。

1．輸入特性

圖13.3示出CMOS器件的輸入等效電路（以下寫作輸入電路）以及輸入電流—輸入電壓特性。CMOS的輸入端附加有防靜電和外來(lái)浪涌進(jìn)人輸入柵極的保護(hù)電路。CMOS的輸入柵極電阻是幾十MΩ以上的高電阻（高阻抗），所以實(shí)際的輸入特性看到的是保護(hù)電路的特性。CMOS輸入電路（保護(hù)電路）可分為以下四種類型：

(1)串聯(lián)電阻十上拉二極管(Pu)&下拉二極管(PD)。

(2)PU＆PD（擴(kuò)散電阻型PU&PD，擴(kuò)散電阻型PD＆PU）。

(3)擴(kuò)散電阻型，二極管+PU/PD(擴(kuò)散電阻型PU+PD，擴(kuò)散電阻型PD-PU)。

(4)只有PD(PD或者擴(kuò)散電阻型PD)。

不論哪種類型，輸入電壓在GND～VDD之間，從輸入到VDD或者到GND之間都具有幾十MΩ以上的高電阻（高阻抗）。

具有PU的電路中，如果輸入電壓超過(guò)VDD-VF(二極管的正向電壓降：0.6～0.8V)，那么電流將從輸入向VDD流動(dòng)；如果輸入電壓低于GND-VF(-0.6～-0.8V)，那么電流將從GND向輸入流動(dòng)。當(dāng)二極管輸入端有保護(hù)電阻時(shí)，流過(guò)二極管的電流值被電阻限制。在沒(méi)有PU只有PD的保護(hù)電路（電壓變換功能：高電壓變換為低電壓）中，電流與VDD的值無(wú)關(guān)，達(dá)到PD的擊穿電壓時(shí)開(kāi)始流動(dòng)。”．

沒(méi)有串聯(lián)電阻或擴(kuò)散電阻的電流路徑中，當(dāng)電流開(kāi)始流過(guò)二極管時(shí)，瞬時(shí)大電流會(huì)超過(guò)最大額定電流，導(dǎo)致器件被擊穿或劣化，所以要引起注意。

2．輸出特性

圖13.4示出CMOS器件的輸出等效電路。輸出電壓在GND～VDD之間表現(xiàn)出通常的MOS晶體管的輸出特性。這種狀態(tài)下，具有由輸出電流一輸出電壓計(jì)算出的輸出阻抗特性（標(biāo)準(zhǔn)邏輯中是幾十Ω）。

在CMOS器件的輸出級(jí)，由于存在輸出晶體管的寄生二極管，所以如果加GND以下或者VDD以上的輸出電壓，會(huì)有超過(guò)最大額定值的正向電流流過(guò)寄生二極管，導(dǎo)致器件劣化甚至被擊穿，必須注意這一點(diǎn)。